2026年，一个由中国企业命名的定律正在全球半导体行业引发一场不小的震动。就在西方还在争论“摩尔定律是不是快到头了”的时候，华为董事、半导体业务部总裁何庭波在国际电路系统研讨会上发布了一套全新的技术演进方向——“韬（τ）定律”。



传统芯片技术的核心逻辑一直是在把晶体管越做越小，但这条路正在逼近物理和经济的双重极限。华为这次提出的新思路，则是把关注点从“几何空间缩微”（做小晶体管）转向了“时间缩微”（缩短信号传输时间），通过逻辑折叠等技术来延续半导体和电子系统的进步。过去六年，华为按这个思路设计并量产了381款芯片。今年秋天，首款完整采用逻辑折叠技术的麒麟芯片也会亮相。华为预计，到2031年，基于韬（τ）定律的高端芯片晶体管密度能达到等效1.4纳米制程的水平。

不过一个更尖锐的问题也随之而来：韬（τ）定律到底是一个真正的新定律，还是技术受限下的自救式营销？有分析人士认为，关键不在于它能不能真的变成摩尔定律那样的“定律”，更重要的是它首次打破了“唯制程论”的思维惯性，给行业开辟了另一条可能的发展路径，虽然挑战依然很大。

摩尔定律的替代品？

过去半个多世纪，摩尔定律一直是半导体产业进步的底层逻辑，核心就是几何缩微：每18到24个月，晶体管密度翻倍，性能提升、成本下降。但现在想靠缩小尺寸来换性能提升，已经越来越难了。5月25日，何庭波在一篇论文中写道，历史上半导体产业基本只做一件事——把晶体管做小，但到了7nm之后，纯尺寸缩微的回报已经明显放缓。掩模成本、EUV折旧和设计规则复杂性，已经把2nm节点的芯片设计预算推到了超过十亿美元。

华为提出的“韬（τ）定律”，本质上是放弃单纯依赖几何尺寸缩小，转而在器件、电路、芯片、系统各个层面压缩有效常数τ来提升性能。一位华为内部人士打了个比方：所有芯片本质上都在搬运数据。以前几何尺寸上的优化，相当于用更好的光刻机铺更多更快的电子通路。但现在通路宽度跟上面跑的“车”差不多宽了，就会出现漏电和数据丢失，这就是摩尔定律遇到瓶颈。而时间尺度上的优化，好比电信号在芯片介质上的传播速度只有真空中的50%，只要材料学有突破，换介电系数更好的材料，就有提升空间。

但寻求后摩尔时代的替代方案，华为并不是第一家。英伟达也在系统集成上加码，包括NVLink、NVSwitch、CoWoS封装、HBM集成、软件生态和机架级架构。AMD在推小芯片和先进封装，英特尔有Foveros，台积电有SoIC，都是不同方向的努力。苹果M系列芯片的成功，很大程度上也归功于内存本地化和软硬件垂直整合。

上海财经大学特聘教授胡延平指出，3D堆叠、混合键合、光替代铜这些方向，台积电等企业其实早就做了。行业讨论的焦点主要集中在：韬（τ）定律是一条全新路径，还是大家本来就在走的路？它是渐进改良还是一个全新体系？是换道超车，还是需要攻克更多基础难题？他认为，虽然已经有了数学测算，但目前韬（τ）定律还算不上严格意义上的半导体发展定律，更多是从实践中提炼出来的测算理论和对未来的预判，跟摩尔定律暂时还无法相提并论。但从制程放缓、计算架构在变、新的计算系统时空观正在形成这些角度看，它未来成为定律也不是完全没可能。

胡延平表示，制程方面从来没有亘古不变的定律，能持续有效个十几年就不错了。AI算力需求持续井喷的当下，对计算的需求不仅是提高晶体管密度和能效比，还要面向未来架构加速演进。半导体产业确实到了一个重要拐点，必须有人发出拐弯信号、做出拐弯动作。走出冯·诺伊曼架构、三进制、类脑计算、光计算、量子计算等方向，业界都在探索。包括华为在内的企业，不会停留在路径依赖里。

何庭波在论文中提到，芯片在速度性能上的不少提升，并不是通过新光刻工艺获得的，而是通过在三维空间里对逻辑分布进行拓扑重组实现的，而且这个方向可持续。这就像是把“平房升级成摩天大楼”——传统芯片设计是2D平面的，信号在几百亿个晶体管之间穿行；而在摩天大楼里，原本需要长距离水平传输的信号可以“坐电梯”垂直上下，物理距离被急剧缩短。这和摩尔定律有本质区别，因为驱动力不再是制程追赶或单一光刻节点的突破，而是依赖器件、电路、芯片、系统四个层面的系统性优化。正是这种多维度的根本转变，让行业不得不重新审视未来的演进方向。

产业影响几何？

当游戏规则从“几何空间”变为“时间系统”，牌桌上的玩家也开始担心是否会面临一次残酷的洗牌。采访中有人表示，这里面有机会也有挑战。对行业来说，在韬（τ）定律的逻辑下，封装技术、新材料、互连架构、系统软件协同设计这些过去被视为“配角”的领域，正逐渐站到关键位置。任何一家公司，只要能在系统层级设计上实现创新，比如通过先进的3D堆叠、片间互联协议来有效压缩τ值，就有可能用更便宜的制程做出超越对手的性能。这无疑为具备强大系统集成能力的公司，以及国内众多Chiplet和先进封装初创公司，打开了新的机会窗口。

一位半导体行业资深人士对记者分析，在无法获得最先进EUV和领先代工厂服务的情况下，反而让华为卸掉了包袱。事实证明，不依赖最先进节点、通过系统级的时间优化，同样可以实现代际性能提升，这直接挑战了靠摩尔定律成功的那些公司的竞争优势基石。靠摩尔定律起家的公司，组织架构、人才、技术和资本都是围绕“工艺节点”展开的，擅长把一个功能做到极致，而τ定律要求的是全栈能力。何庭波在演讲中也反复强调从器件到系统的协同优化，华为的统一总线、光互联引擎、系统折叠等，无一不是系统级的工程。

但也有产业链企业表现出担忧。一位半导体上游设备相关负责人说，目前这套理论短期内对产业影响有限，但如果后续推进到1纳米以下制程，行业将面临严峻挑战。他表示，华为这套技术方案是在缺少顶尖光刻机的前提下，靠架构、算法等软技术来等效对标性能，但这种方式替代不了硬件层面的技术攻坚。国内外芯片企业发展处境差异很大，海外厂商可以借助台积电、三星等先进制程资源，国内企业阻力更大，行业发展仍有赖软硬件同步突破。

此外，一个理论从提出到成为产业共识，必然伴随着巨大风险和现实挑战。摩尔定律之所以成功，不只是因为晶体管密度提升，更是因为这些改进伴随着经济上可扩展的制造工艺。τ定律目前更像一套卓越的系统工程学原则，但还没有被证明是一条通用、普适的经济学法则。当需要大规模量产数百万甚至数千万片芯片，并承受消费级市场的成本压力时，τ缩微的经济账是否算得过来，仍然是巨大的未知数。

胡延平表示，韬（τ）定律意味着难度系数在一定程度上更大了。设备、制程、工艺、良率乃至散热和EDA等基础层面的挑战与自我挑战并存。这不是“遥遥领先”式的官宣，而是对打法的一次融合提炼，对未来的勇敢预期，对体系的一次全面拓新。不过他也认为，先进制程正在变得“不是唯一”，而且制程本身在放缓，这从时间上给了国产芯片和新的计算体系一定的创新空间。

尽管前路漫长、荆棘密布，华为也在用自己的案例说明这一定律的可行性。何庭波在论文中给出了一组数据：2020年5月到2026年5月期间，华为半导体设计并量产了381颗芯片，覆盖移动、AI、汽车、工业和基础设施市场。在整个产品组合中，τ缩微的论点经受了考验。2029年，CPU性能核心频率预计将迈向4GHz及以上；麒麟SoC效率预计三到五年内在典型使用场景下提升1倍以上；AI硬件集成度预计到2035年增长100倍以上。

她表示，韬（τ）定律正在告诉行业的战略家和资本配置者，下一笔投资应该跟着τ走，而不是跟着节点走。产品竞争力不再完全依赖顶尖光刻工艺，芯片封装、内存带宽、互联架构的战略地位已经比肩昔日的先进逻辑制程。对于成长过程中把摩尔定律等同于“进步”的一代工程师来说，这是一个困难的转变。“几何时代事实上已经结束，否认这一点不是可行的策略。通过缩微实现加速的时代，正在让位于通过多层电子系统的τ优化实现加速的时代。”

何庭波在论文最后向产业界发出了号召：未来六到十年，以τ作为核心研发目标的企业、科研团队和产业生态，将主导接下来十年的计算产业格局。“未来十年的技术发展框架已经清晰，但仍然存在大量待解难题，仅靠一家企业无法攻克。工具链、行业标准、性能基准、器件物理、商业模式等领域，都需要全行业协同共创。”