华为提出“韬(τ)定律”,计划以“时间缩微”替代传统“几何缩微”路径,预计2031年推出晶体管密度达1.4纳米制程同等水平的高端芯片。
华为在IEEE国际电路与系统研讨会上正式发布半导体演进新定律——“韬(τ)定律”,提出以“时间缩微”替代传统“几何缩微”作为发展新路径,预计到2031年高端芯片晶体管密度将达到1.4纳米制程同等水平。
韬定律的核心是通过“逻辑折叠”等创新技术压缩信号传播时延,构建从器件、电路、芯片到系统层面的多层级协同优化体系。华为董事、半导体业务部总裁何庭波在演讲中透露,过去六年基于该定律已设计并量产了381款芯片,广泛覆盖各行业需求。将于2026年秋季面世的“麒麟2026”芯片将率先采用逻辑折叠技术,相比传统2D设计,晶体管密度提升53.5%、P核能效提升41%、峰值频率达到3.1GHz。
何庭波表示,未来十年华为将持续走向全面折叠甚至多层折叠,优化从器件到系统的全栈性能。她同时强调,半导体演进没有一家企业能独自完成所有答案,华为期待与全球科学家、工程师和产业伙伴紧密合作。受此消息影响,5月25日A股华为盘古概念大幅高开,梅安森、云鼎科技等多股涨停。





